用于FPGA的高速高階FIR濾波器的頻域實現方法

本發明公開了用于FPGA的高速高階FIR濾波器的頻域實現方法，該方法對利用頻域處理卷積運算時，由于補零耗時造成的數據無法實時處理這一問題進行了改進，將原來利用一個FFT IP處理序列的常規方案改為利用兩個FFT IP對輸入的數據進行運算。兩個FFT分別輸出分段卷積數據，且后一個卷積與前一個卷積剛好相差N個時鐘。因為分段卷積長度為2N，前N個數據與前一個分段卷積相加，后N個數據與后一個分段卷積相加。這樣重疊相加時不需要多余延時便可得到卷積的結果，從而達到信號實時處理。因此，本發明提供的頻域實現方法不僅能降低FPGA資源消耗，還能夠消除現有技術中的補零延遲現象，提高了處理速度，能實現實時處理。